В работе рассматривается повышение эффективности аппаратного ускорения работы сверточных нейронных сетей с помощью разработки собственной архитектуры нейросетевого процессора. Предлагается архитектура нейросетевого процессора, ее описание и варианты ее параметризации.

Табунщик С.М. (науч. рук. Быковский С.В.) Разработка архитектуры нейросетевого процессора для аппаратного ускорения работы сверточных нейронных сетей // Сборник тезисов докладов конгресса молодых ученых. Электронное издание. – СПб: Университет ИТМО, [2022]. URL: https://kmu.itmo.ru/digests/article/7858